锁相环

Contributor:这是秘密 Type:简体中文 Date time:2020-04-10 10:42:59 Favorite:0 Score:0
返回上页 Report
请选择举报理由:




Collection Modify the typo
锁相环(PLL)是一个闭环负反馈控制系统,能够对
输入信号的相位和频率进行有效地跟踪。在通信
自动化以及电力系统等领域,锁相环得到了广泛的
应用。由于其优良的性能,已经成为各类电子系统
中重要的、不可缺少的基本元器件。与模拟锁相环
相比,全数字锁相环(ADPLL)具有参数稳定、抗干扰
能力强以及易于集成等特点。另外,ADPLL 解决了
模拟锁相环中存在的压控振荡器非线性、鉴相 器精
度不高、各个部件易于饱和、以及高阶系统不稳定等
难题,因此,ADPLL 得到了越来越多的应用。
到目前为止,全数字锁相环的结构和控制方式已经是
多种多样了,而锁定时间短、同步误差小、跟踪频
率范围广以及抗干扰能力强等是衡量一个锁相环系统
优良的标准。针对传统全数字锁相环设计中因控制参
数固定而导致频率跟踪范围窄的问题,本文设计了一
种采用自适应控制与PI控制相结合的方法实现的新型
全数字锁相环,该锁相环可以使环路的带宽随输入信
号频率的改变而自动改变。另外,针对传统数字锁相
环无法锁定时间与抗干扰能力之间协调控制的问题,本
文通过所设计的自适应控制器根据相差的大小将环路
捕捉过程分为快捕区、过渡区以及慢捕区,使控制参
数随这三个过程自动调节,有效解决了环路锁定时间与
抗噪声性能之间矛盾的问题。另外,当输入信号频率
发生突变后,传统的全数字锁 相环会重新开始较长的
锁定过程,本文针对这个问题,设计了一种频率控制字
预置电路,该电路可以使环路在一个周期实现对信号
的锁定,大大减小了锁定时间。
本文在研究环路各模块以及分析整体数学模型的基础
上,最终,在 Quartus II 软件环境下,采用自顶向
下的模块化设计思路完成了整个系统电路的设计,并
进行了编译、综合和仿真,最后在可编程器件上完
成硬件实测。软件功能仿真与硬 件实测结果表明:
所设计的锁相环的带宽随输入信号的频率改变而改
变,同时相比传统 PI 控制锁相环,锁定时间较短
且同步误差较小,可用于有快速同步需求的场合。
当系统时钟为 50MHz 时,在环路分频系数为 N=64
的情况下,环路的锁定 时间最慢在 8 个输入信号周
期,最快可在一个周期完成锁定,环路稳定时的同步
误差为 160ns,频率跟踪范围为40Hz~390KHz,
且该锁相环电路具有结构简单、易于集成的特点。
声明:以上文章均为用户自行添加,仅供打字交流使用,不代表本站观点,本站不承担任何法律责任,特此声明!如果有侵犯到您的权利,请及时联系我们删除。
Hot degree:
Difficulty:
quality:
Description: the system according to the heat, the difficulty, the quality of automatic certification, the certification of the article will be involved in typing!

This paper typing ranking TOP20

用户更多文章推荐